Verilog 前言

前言

本教程主要講述 Verilog 完成數(shù)字 IC 設計（數(shù)字集成電路設計，Digital Integrated Circuit Design) 時涉及的一些知識，更加注重數(shù)字電路安全、穩(wěn)定、方便的實現(xiàn)。將該教程理解為 《Verilog 教程》的高級篇，也再適當不過。

內容主要包括：底層（1章 門級建模、2章 用戶自定義原語 UDP、9章 邏輯綜合）、時序（3章 時序分析）、優(yōu)化（4章 同步與異步、5章 復位與時鐘、6章 低功耗設計）、技巧（7章 系統(tǒng)任務、8章 編程語言接口 PLI）。

誰適合閱讀本教程

本教程主要針對具有一定 Verilog 和數(shù)字電路基礎的同學打造。

閱讀本教程前，請先參考基礎篇《Verilog 教程》。

Cat Me

基礎篇《Verilog 教程》收到了很多同學的糾正與咨詢，閑暇之余都有修改與回復。非常感謝廣大學者的言語鼓勵與支持，鑒于回復機制的限制，不能及時反饋心中的感動與感激。也希望這份高級篇教程，能為努力與善良的你再增裨益。

聯(lián)系人：Think · In · Hardware

全篇教程都是本人手動搜集、整理、編寫的，所有設計仿真都有原創(chuàng)或改進，所有的源碼也都附在結尾。如果您從中受益，您的贊賞或關注將是最直接、最有效的支持，溫暖我去凝結更多數(shù)字設計的果實。

矯情箴言

最喝不慣那一碗碗油膩的心靈雞湯，但聞到群眾詩人"木哲"熬制的骨頭湯倒是覺得頗有飄香。這里引用一下寫給大家，也寫給自己，加以勉勵。

在這個年紀，仍然狼狽的追著這座城市夜晚的公交，然而也還糾結的比對著不同外賣商家的差價。喜歡周末又害怕周末，歡聲笑語是在電視里短暫體會到的娛樂放松，高興完結之后更能感受到這座城市的冰冷和孤獨。羽翼豐滿是象牙塔里的盲目自信，世事不諳是生活中殘酷的現(xiàn)實表現(xiàn)。一個人背井離鄉(xiāng)十余年，因求學工作輾轉于所謂的大城市間，不怕身體上的奔波勞累，就怕精神上的無所依靠。揚鞭策馬、衣錦還鄉(xiāng)是每個男人一生的追求，豪情萬丈、自命不凡又是每個男人骨子里的傲慢。但隨著歲月的浸透，終究被現(xiàn)實磨平了棱角，被世俗湮滅了夢想。

一次鼓勵的微笑，一次點頭的肯定，一次舉手的相助，一次傾心的聽訴，都會讓我看到那個被煙火熏染前的自己，看到那些不會讓人心疼的委屈。留活在世，忽然悟起，平凡里應該也會有一份偉大，不要因為渺小就認為世海浮沉，不要因為渺茫就覺得前途無光。

從這一刻起，試著去彌補遺憾，試著去把握一個個智如泉涌的心聲，感受那份來自心靈深處的激動和感動。當你比別人好一點的時候，別人會嫉妒，當你比別人好太多的時候，別人只會羨慕，而當你在比別人基礎更差、條件更惡劣的情況下，讓別人無法超越的時候，別人就只能膜拜。老生常談的一句話，相信自己。因為生活，你就是生活！因為奇跡，你就是奇跡!